



PROTOCOLO DE COMUNICAÇÃO SPI (SERIAL PERIPHERAL INTERFACE)



FUNDAMENTOS, FUNCIONAMENTO E IMPLEMENTAÇÃO




AN5538
Pin description

1 Pin description

Figure 1. Pin connections




Pin Configuration



Metal slug is
connected to GND
pins internally

https://www.st.com/resource/en/application_note/an5538-ais2ih-high-performance-3axis-accelerometer-for-automobile-applications-stmicroelectronics.pdf




Pin Definitions and Functions

V_s	Power Supply Voltage	V_{cc}	5 V Logic Supply
DRV	Input for Charge pump buffer capacitor	GND	Ground
SDI	Serial Data Input	SDO	Serial Data Output
SCLK	Serial Clock Input	CSN	Chip-Select-Not Input
OUT	Power Output	-	-
PWM	PWM Input	DIR	Direction Input
DIS	Disable Input	INH	Inhibit

INTRODUÇÃO AO SPI

- **O QUE É:**
- SPI É UM PROTOCOLO DE COMUNICAÇÃO SERIAL SÍNCRONA.
- UTILIZADO PARA COMUNICAÇÃO DE CURTA DISTÂNCIA ENTRE MICROCONTROLADORES E PERIFÉRICOS (SENSORES, MEMÓRIAS, DISPLAYS).
- **SÍNCRONO:** POSSUI UM SINAL DE CLOCK DEDICADO PARA SINCRONIZAR A TRANSMISSÃO.
- **FULL-DUPLEX:** PERMITE ENVIO E RECEPÇÃO DE DADOS SIMULTANEAMENTE.



CARACTERÍSTICAS PRINCIPAIS:

- ALTA VELOCIDADE (PODE SUPERAR 66 MBPS).
- CONEXÃO DO TIPO MESTRE-ESCRAVO (*MASTER-SLAVE*).
- CONFIGURAÇÃO DE PINOS *PUSH-PULL* (DIFERENTE DO I2C QUE É *OPEN-DRAIN*).

Característica	UART (RS232)	I2C	SPI
Fios Necessários	2 (TX/RX)	2 (SDA/SCL)	3 + nº de Slaves
Velocidade Máx.	~250 kbps	400 kbps - 1 Mbps	> 2 Mbps (ex: 66 Mbps)
Fluxo	Half/Full Duplex	Half Duplex	Full Duplex
Tipo	Assíncrono	Síncrono	Síncrono

PINOS E SINAIS DO SPI

MOSI (MASTER OUTPUT SLAVE INPUT):

- CANAL DE DADOS DO MESTRE PARA O ESCRAVO.
- TAMBÉM REFERIDO COMO SDO, DO, SO.

MISO (MASTER INPUT SLAVE OUTPUT):


- CANAL DE DADOS DO ESCRAVO PARA O MESTRE.
- TAMBÉM CONHECIDO COMO SDI, DI, SI.


•SCK (SERIAL CLOCK):


- SINAL DE CLOCK CRIADO PELO MESTRE PARA SINCRONIZAR A TRANSFERÊNCIA DE BITS.

•SS (SLAVE SELECT) / CS (CHIP SELECT):

- SINAL ATIVO EM NÍVEL BAIXO (LOW) USADO PARA SELECIONAR O ESCRAVO COM O QUAL O MESTRE IRÁ SE COMUNICAR.
- FUNDAMENTAL PARA O SINCRONISMO DO *FRAME* (INÍCIO E TÉRMINO DA TRANSMISSÃO).








Pino	Nome Padrão	Significado	Nomes Alternativos
Do Master para o Slave	MOSI	Master Output Slave Input	SDO, DO, SO
Do Slave para o Master	MISO	Master Input Slave Output	SDI, DI, SI
Clock	SCLK	Serial Clock	SCK, CLK
Seleção de Slave	SS	Slave Select	CS, nSS, nCS

FUNIONAMENTO: O SHIFT-REGISTER

- O PRINCÍPIO BÁSICO DO HARDWARE SPI É O **SHIFT-REGISTER** (REGISTRADOR DE DESLOCAMENTO).
- A CADA PULSO DE CLOCK, UM BIT É "EMPURRADO" PARA FORA DO MESTRE (VIA MOSI) E UM BIT ENTRA NO MESTRE (VIA MISO).
- **TROCA SIMULTÂNEA:** NÃO EXISTE APENAS "ENVIAR" OU "RECEBER". A OPERAÇÃO É SEMPRE UMA **TROCA** (TRANSFER).
- SE O MESTRE QUER ENVIAR UM DADO, ELE RECEBE O QUE ESTIVER NO BUFFER DO ESCRAVO AO MESMO TEMPO.
- SE O MESTRE QUER APENAS LER, ELE GERALMENTE ENVIA "BYTES NULOS" (DUMMY BYTES) PARA "EMPURRAR" OS DADOS DO ESCRAVO PARA FORA.




MODOS DE OPERAÇÃO (CLOCK)

- A COMUNICAÇÃO DEPENDE DA CONFIGURAÇÃO DE POLARIDADE (CPOL) E FASE (CPHA) DO CLOCK:
- **CPOL (Clock Polarity):** DEFINE O NÍVEL DO CLOCK EM REPOUSO (IDLE).
 - 0: NÍVEL BAIXO.
 - 1: NÍVEL ALTO.
- **CPHA (Clock Phase):** DEFINE EM QUAL BORDA OS DADOS SÃO AMOSTRADOS.
 - 0: AMOSTRAGEM NA BORDA INICIAL.
 - 1: AMOSTRAGEM NA BORDA FINAL.
- *ISSO GERA 4 MODOS DE SPI (MODO 0 A 3). MESTRE E ESCRAVO DEVEM ESTAR NO MESMO MODO.*

Modo	CPOL	CPHA	Borda de troca	Transição	Nível em IDLE
0	0	0	Subida	Meio do bit	1
1	0	1	Descida	Começo do bit	0
2	1	0	Descida	Meio do bit	0
3	1	1	Subida	Começo do bit	1

SPI Transfer Format with CPHA = 0



VANTAGENS E DESVANTAGENS

Vantagens:

- Transmissão de dados em altíssima velocidade.
- Hardware simples, baseado em Shift-Register.
- Protocolo Full-Duplex genuíno.

Desvantagens:

- Exige mais pinos de I/O no microcontrolador (um pino SS adicional para cada dispositivo escravo).
- Não conta com confirmação de recebimento (ACK) nativa no protocolo, ao contrário do I2C.
- Ausência de um padrão rígido de controle de fluxo, ficando a cargo do fabricante definir o significado dos bits.

REFERÊNCIAS

- BASEADO NOS ARTIGOS DO PORTAL **EMBARCADOS**:
- **COMUNICAÇÃO SPI – PARTE 1:**
 - [HTTPS://EMBARCADOS.COM.BR/SPI-PARTE-1](https://embarcados.com.br/spi-parte-1)
- **COMUNICAÇÃO SPI – PARTE 2:**
 - [HTTPS://EMBARCADOS.COM.BR/COMUNICACAO-SPI-PARTE-2](https://embarcados.com.br/comunicacao-spi-parte-2)

